

APPENDIX A: OVERZICHT INSTRUCTIESET

A.1 Verklaring bij de kolom 'Arithmetic Operation'

- A is accumulator A
 - B is accumulator B
 - M is de geadresseerde operand
 - \bar{M} M geïnverteerd
 - M_{sp} geheugenplaats die door de stackpointer wordt aangegeven
 - SP stack pointer
 - SP_h de hoogste 8 bits van de stack pointer
 - SP_l de laagste 8 bits van de stack pointer
 - C is het carry-bit van het condition code register
 - IMM de immediate operand
 - X index-register
 - X_h de hoogste 8 bits van het index-register
 - X_l de laagste 8 bits van het index-register
 - + optellen
 - aftrekken
 - x vermenigvuldigen
 - . AND
 - \oplus EXCLUSIVE OR
 - \rightarrow de constante die na de pijl komt, geeft de geheugenplaats aan waarin het resultaat geplaatst wordt.
 - A:B A en B worden als één 16 bit register beschouwd, met A als de hoogste 8 bits en B als de laagste 8 bits.
 - 00 - M \rightarrow M in M komt -M te staan (-M is de two's complement notatie)
 - ACCD \rightarrow IX de inhoud van A en B en het index-register worden verwisseld
- Opmerking: In de verklaring van de instructie kan M+1 twee betekenissen hebben nml. de inhoud van (M)+1 of (M+1).

Tabel 5 OP-Code Map

OP CODE					ACC A	ACC B	IND	EXT	ACCA or SP				ACCB or X				
	HI	0000	0001	0010	0011	0100	0101	0110	0111	IMM	DIR	IND	EXT	IMM	DIR	IND	EXT
LO	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	
1000	0	SBA	BRA	TSX	NEG								SUB				
0001	1	NOP	CBA	BRN	INS	AIM								CMP			
0010	2		BHI	PULA	OIM								SBC				
0011	3		BLS	PULB	COM				SUBD				ADD				
0100	4	LSRD	BCC	DES	LSR								AND				
0101	5	ASLD	BCS	TXS	EIM								BIT				
0110	6	TAP	TAB	BNE	PSHA	ROR								LDA			
0111	7	TPA	TBA	BEQ	PSHB	ASR				STA				STA			
1000	8	INX	XGDX	BVC	PULX	ASL								EOR			
1001	9	DEX	DAA	BVS	RTS	ROL								ADC			
1010	A	CLV	SLP	BPL	ABX	DEC								ORA			
1011	B	SEV	ABA	BMI	RTI	TIM								ADD			
1100	C	CLC		BGE	PSHX	INC								CPX			
1101	D	SEC		BLT	MUL	TST				BSR				JSR			
1110	E	CLI		BGT	WAI	JMP				LDS				STD			
1111	F	SEI		BLE	SWI	CLR								LDX			
		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F

UNDEFINED OP CODE Only each instructions of AIM, OIM, EIM, TIM

Table 1 Accumulator, Memory Manipulation Instructions

Operations	Mnemonic	Addressing Modes										Boolean/ Arithmetic Operation	Condition Code Register														
		IMMED		DIRECT		INDEX		EXTEND		IMPLIED			5	4	3	2	1	0									
		OP	#	OP	#	OP	#	OP	#	OP	#		H	I	N	Z	V	C									
Shift Left Arithmetic	ASL					68	6	2	78	6	3							M		•	•	•	•	Ⓢ	•		
	ASLA											48	1	1						A		•	•	•	•	Ⓢ	•
	ASLB											58	1	1						B		•	•	•	•	Ⓢ	•
Double Shift Left, Arithmetic	ASLD											05	1	1							•	•	•	•	Ⓢ	•	
Shift Right Arithmetic	ASR					67	6	2	77	6	3							M		•	•	•	•	Ⓢ	•		
	ASRA											47	1	1						A		•	•	•	•	Ⓢ	•
	ASRB											57	1	1						B		•	•	•	•	Ⓢ	•
Shift Right Logical	LSR					64	6	2	74	6	3							M		•	•	•	•	R	•		
	LSRA											44	1	1						A		•	•	•	•	R	•
	LSRB											54	1	1						B		•	•	•	•	R	•
Double Shift Right Logical	LSRD											04	1	1							•	•	•	•	R	•	
Store Accumulator	STAA			97	3	2	A7	4	2	B7	4	3						A - M	•	•	•	•	R	•			
	STAB			D7	3	2	E7	4	2	F7	4	3						B - M	•	•	•	•	R	•			
Store Double Accumulator	STD			DD	4	2	ED	5	2	FD	5	3						A - M B - M + 1	•	•	•	•	R	•			
Subtract	SUBA	80	2	2	90	3	2	A0	4	2	B0	4	3						A - M - A	•	•	•	•	•	•		
	SUBB	00	2	2	D0	3	2	E0	4	2	F0	4	3						B - M - B	•	•	•	•	•	•		
Double Subtract	SUBD	83	3	3	93	4	2	A3	5	2	B3	5	3						A - B - M M + 1 - A - B	•	•	•	•	•	•		
Subtract Accumulators	SBA												10	1	1						A - B - A	•	•	•	•	•	•
Subtract With Carry	SBCA	82	2	2	92	3	2	A2	4	2	B2	4	3						A - M - C - A	•	•	•	•	•	•		
	SBCB	C2	2	2	D2	3	2	E2	4	2	F2	4	3						B - M - C - B	•	•	•	•	•	•		
Transfer Accumulators	TAB												16	1	1						A - B	•	•	•	•	R	•
	TBA												17	1	1						B - A	•	•	•	•	R	•
Test Zero or Minus	TST					6D	4	2	7D	4	3							M - 00	•	•	•	•	R	R			
	TSTA												4D	1	1						A - 00	•	•	•	•	R	R
	TSTB												5D	1	1						B - 00	•	•	•	•	R	R
And Immediate	AIM			71	6	3	61	7	3									M - IMM - M	•	•	•	•	R	•			
OR Immediate	OIM			72	6	3	62	7	3									M + IMM - M	•	•	•	•	R	•			
EOR Immediate	EIM			75	6	3	65	7	3									M ⊕ IMM - M	•	•	•	•	R	•			
Test Immediate	TIM			78	4	3	68	5	3									M - IMM	•	•	•	•	R	•			

• New Instructions

In addition to the HD6801 Instruction Set, the HD6301V0 has the following new instructions:

AIM --- (M) • (IMM) → (M)

Evaluates the AND of the immediate data and the memory, places the result in the memory.

OIM --- (M) + (IMM) → (M)

Evaluates the OR of the immediate data and the memory, places the result in the memory.

EIM --- (M) ⊕ (IMM) → (M)

Evaluates the EOR of the immediate data and the contents of memory, places the result in memory.

TIM --- (M) • (IMM)

Evaluates the AND of the immediate data and the memory, changes the flag of associated condition code register

Each instruction has three bytes; the first is op-code, the second is immediate data, the third is address modifier.

XGDX --- (ACCD) ↔ (IX)

Exchanges the contents of accumulator and the index register.

SLP --- The MPU is brought to the sleep mode. For sleep mode, see the "sleep mode" section.



